

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-124200

(43)Date of publication of application : 15.05.1998

(51)Int.Cl.

G06F 1/32

G06F 1/28

G06F 1/04

(21)Application number : 08-272530

(71)Applicant : SEIKO INSTR INC

(22)Date of filing : 15.10.1996


(72)Inventor : KANAMORI YOSHIYUKI

## (54) PORTABLE INFORMATION TERMINAL

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To enable power-controlling by a main CPU at the time of low-speed clock operation immediately before a system is suspended and immediately after resuming by executing power control by main CPU itself at the time of the low-speed clock operation of main CPU having the low-speed clock.

**SOLUTION:** S/W in the system is operated at a high speed by DRAM 7. When no S/W which is operated occurs for more than fixed time, the system is shifted to a suspending state. In this case, S/W is jumped to ROM 5 so as to attain execution. Concerning a suspending processing, a stack is changed-over from DRAM 7 to SRAM 6, the power control of a peripheral device 8 is executed and CPU 9 is changed-over into the low-speed clock. When a resuming main cause occurs here, the low-speed clock is supplied to CPU 9 by ASIC 4 and the resuming processing is started. The recovery state of a battery voltage is inspected to recognize whether or not the system is really in the excellent state for starting in the resuming processing.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-124200

(43) 公開日 平成10年(1998) 5月15日

(51) Int.Cl.<sup>8</sup>  
 G 0 6 F 1/32  
 1/28  
 1/04 3 0 1

F I  
 G 0 6 F 1/00 3 3 2 Z  
 1/04 3 0 1 C  
 1/00 3 3 3 C

審査請求 未請求 請求項の数 5 O L (全 3 頁)

(21) 出願番号 特願平8-272530

(22) 出願日 平成 8 年(1996) 10月15日

(71) 出願人 000002325

セイコーインスツルメンツ株式会社  
 千葉県千葉市美浜区中瀬 1 丁目 8 番地

(72) 発明者 金森 禎幸

千葉県千葉市美浜区中瀬 1 丁目 8 番地 セ  
 イコー電子工業株式会社内


(74) 代理人 弁理士 林 敬之助

(54) 【発明の名称】 携帯情報端末

(57) 【要約】

【課題】 携帯情報端末の電源電圧の低下時にCPUによる電源制御を行う。

【解決手段】 低速クロック1と高速クロック2を接続したクロック制御部3を有するASIC4とROM5とSRAM6とDRAM7とCPU9をCPUBASU上に接続する。



## 【特許請求の範囲】

【請求項1】 CPUと、  
低速クロック(1)と高速クロック(2)を切り替える  
クロック制御部(3)と、  
前記CPUのBUSに接続されたROM(5)とSRAM(6)とDRAM(7)と、  
前記クロック制御部(3)が前記CPUのBUSに接続  
されている携帯情報端末。

【請求項2】 クロックを高速クロックから低速クロック又は、低速クロックから高速クロックに切替える手段と、  
前記低速クロック時に動作し電圧制御を行うメインCPU(9)を有する携帯情報端末。

【請求項3】 電源電圧低下時にクロックを高速クロックから低速クロックに切替える手段と、  
前記低速クロック時に動作し電圧制御を行うメインCPU(9)を有する携帯情報端末。

【請求項4】 ROM内に書き込まれたプログラムにより電源の制御を行うメインCPU(9)を有する携帯情報端末。

【請求項5】 ROM内に書き込まれた第1のプログラムとSRAM内に書き込まれた第2のプログラムにより電源の制御を行うメインCPU(9)を有する携帯情報端末。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明はポケットコンピュータ、電子手帳、PHSなどの携帯情報端末に用いる電源制御装置およびその制御方法に関する。

## 【0002】

【従来の技術】従来の携帯情報端末においては、電池寿命を少しでも延ばすために、低消費電力実現のための制御を行っている。特に電源制御の方法としては、メインCPUによる制御のみでは徹底した低消費電力を実現することはできないため、メインCPUのS/W制御では補えない部分を捕捉する手段として、ASICや1チップマイコン等を使用していた。

## 【0003】

【発明が解決しようとする課題】従来の携帯情報端末においては、ASICを使用した場合、細かい制御の変更を行うことが困難であり、制御の変更を行う場合はASICを改版し実装しなおさなければならないという課題があった。

【0004】また、1チップマイコンを使用する場合、1チップマイコン素子分の実装面積が必要であり、携帯性が重要な商品価値を決める携帯型の情報機器やパーソナルコンピュータには、機体の大きさを左右する問題があった。さらに、従来のCPUではクロック周波数を上げるとメインCPUが動作できずプログラム動作ができないという問題があった。

## 【0005】

【課題を解決するための手段】そこで本発明の携帯情報端末においては、低速クロックを有するメインCPUの低速クロック動作時に、電源制御をメインCPU自身でおこなうこととしたため、システムがサスペンドする直前やレジューム直後の低速クロック時に、メインCPUによる電源制御が可能となる。

【0006】さらに電源制御を行うS/WはROMに書き込まれたプログラムを実行することにより行う。またSRAM内に書き込まれた第2のプログラムによりROMに書き込まれた第1のプログラムを補正し電源制御することができる。

## 【0007】

【発明の実施の形態】本願発明の携帯情報端末においては、システム上のS/WはDRAMで高速に動作させる。一定時間以上なにも動作するS/Wがはつせいしなかった場合に、システムをサスペンド状態へ移行させるが、この際、S/WはROMにジャンプしてそこで実行する。サスペンドの処理は、

- (1) スタックをDRAMからSRAMに切り替える。
- (2) 周辺デバイスの電源制御を行う
- (3) CPUを低速クロックに切り替える
- (4) クロックを停止させる。

【0008】ここでレジューム要因が発生すると、H/W(ASIC)によりCPUに低速クロックが供給され、レジューム処理を開始する。ここでレジューム処理は以下のように行われる。

- (5) システムを本当に起動させても良い状態であるかどうか、電池電圧の回復状態を調べる。
- (6) 上記で問題が発生した場合は、(4)を実行して再びサスペンドさせる。
- (7) 周辺デバイスの電源制御を行う。
- (8) スタックをDRAMに戻す。
- (9) DRAMにジャンプしてレジューム処理を終了する。

## 【0009】

【実施例】実施例について図面を参照して説明すると、図1において、低速クロック1と高速クロック2によりクロックを制御するクロック制御部3を有するASIC4と、ASIC4に接続されたCPUバス上のROM5とSRAM6とDRAM7と周辺デバイス8を有し、高速クロックと低速クロックで動作するCPU9を接続する。ここでSRAM6はサブバッテリーによるバックアップを搭載する。

## 【0010】

【発明の効果】本発明は以上説明したような携帯で実施され、以下に記載されるような効果を奏する。ASICによって行っていた低速クロック時の電源制御をメインCPUによって行うことにより、詳細な制御がプログラミング可能となりメンテナンス性能が向上する。

【0011】ASICの機能削減に伴いゲート数が減少する。通常、電源制御は開発の終了時点まで機能の追加変更が行われることが多く、ハードウェアの変更なしにこれらの対応が可能となる点で、極めて大きな効果がある。

【0012】1チップマイコン搭載のための面積が必要なくなり、手帳サイズの携帯情報端末の実現が容易となる。

【図面の簡単な説明】

【図1】本発明のブロック図である。

【符号の説明】

- 1 低速クロック
- 2 高速クロック
- 3 クロック制御部
- 4 ASIC
- 5 ROM
- 6 SRAM
- 7 DRAM
- 8 周辺デバイス
- 9 CPU

【図1】

